pegasus3390
Well-Known Member
Samsung Electronics hôm nay đã công bố lộ trình tung ra công nghệ sản xuất chip mới, liệt kê chi tiết các thông tin mà khách hàng tương lai có thể dự đoán để phát triển chip trong tương lai. Lộ trình này cũng bao gồm tiến trình 4nm và các giải pháp hỗ trợ cho mảng sản xuất chip của công ty trong việc tạo ra những con chip mạnh hơn nhưng cũng ít tiêu thụ điện năng hơn. Nhà sản xuất chip Hàn Quốc có tổng cộng 6 giải pháp mới bao gồm cả một phiên bản khác của công nghệ tiến trình từ phẳng FD SOI.
Công nghệ 8nm Low Power Plus (8LPP) sẽ cải thiện so với tiến trình 10LPP mà công ty đã công bố đầu năm này, cung cấp cho khách hàng của Samsung một giải pháp hiệu quả và linh hoạt mà không cần phải sử dụng công nghệ in bảng mạch bằng tia cực tím (EUV). Mặt khác, tiến trình 7nm Low Power Plus (7LPP) sẽ sử dụng công nghệ in bảng mạch EUV mà Samsung đã phát triển cùng ASML. Theo như công nghệ in bảng mạch mới thì Samsung tin rằng công nghệ này sẽ vượt trội so với định luật Moore. Hãng cũng đề cập đến tiến trình 6nm Low Power Plus (6LPP) sẽ sử dụng công nghệ riêng của hãng là Smart Scaling. Thêm vào đó tiến trình 5LPP thậm chí sẽ còn hiệu quả hơn nữa.
Bước nhảy vọt sẽ xuất hiện với công nghệ 4nm sử dụng kiến trúc GAAFET của Samsung với tên gọi là Multi Bridge Channel FET (MBCFETTM). Công nghệ này sẽ dựa trên các tấm nano nhằm cải thiện hơn so với kiến trúc FinFET hiện tại cho phép thu nhỏ cũng như cho hiệu năng tốt hơn.
Cuối cùng, công ty Hàn Quốc này cũng liệt kê thêm công nghệ Fully Depleted – Silicon on Insulator (FD-SOI), tiến trình từ phẳng được thiết kế cho các thiết bị Internet of Things (IoT) mà công ty đang có dự định phát triển với việc nhúng bộ nhớ Magnetic Random Access Memory
Những thông tin chi tiết hơn dự kiến sẽ được xuất hiện vào cuối năm nay.
